在近几代器件的制造过程中,DRAM制造商开发了几种新的单元布局,减少其在芯片上的所占面积。最新的设计将地址线埋在硅衬底中,然后在上面制作晶体管和电容形成垂直堆叠,从而将密度增加50%。
进一步提高存储密度而又不需要缩小数位的尺寸,在DRAM和NAND闪存芯片领域,制造商正转向新颖的、多堆叠结构。应用材料公司开发的系统能使这一重大设计变为现实,使制造商能生产可靠性高、成本低的存储芯片,应用于固态硬盘和其它访存密集的移动应用领域。
在人类遵循摩尔定律近40年后,用减小特征尺寸(称之为“按比缩小”)的方法增加传统二维存储芯片的容量变得非常困难。例如,先进的25nm闪存芯片存储每一个信息位用大约100个电子。在成百上千万次读/写周期内可靠地包容这些电子是一个重大挑战 —— 也是一个重大成就。
进一步提高存储密度而又不需要缩小数位的尺寸,在DRAM和NAND闪存芯片领域,制造商正转向新颖的、多堆叠结构。应用材料公司开发的系统能使这一重大设计变为现实,使制造商能生产可靠性高、成本低的存储芯片,应用于固态硬盘和其它访存密集的移动应用领域。
在近几代器件的制造过程中,DRAM制造商开发了几种新的单元布局,减少其在芯片上的所占面积。最新的设计将地址线埋在硅衬底中,然后在上面制作晶体管和电容形成垂直堆叠,从而将密度增加50%。